Eunkwang Shin

SOLID 원칙 개념​

• 객체지향 설계시 SOLID 5가지 원칙을 준수하여 유지보수성과 확장성을 가진 유연한 소프트웨어 구현 가능

단일책임원칙과 개방폐쇄원칙​

단일책임원칙​

구분	설명
개념도
개념	객체는 단 하나의 책임만 가져야한다는 원칙
특징	변경에 대한 의존성 극복, 응집도 향상
예시	파일 읽기, 쓰기 클래스 분리

개방폐쇄원칙​

구분	설명
개념도
개념	클래스는 확장에는 열리고 수정에는 닫혀있어야한다는 원칙
특징	추상화로인한 다형성, 확장성, 객체지향 장점 극대화
예시	새로운 기능 추가시 추상클래스 활용

리스코프 치환원칙과 인터페이스 분리원칙​

리스코프 치환원칙​

구분	설명
개념도
개념	상위 클래스는 하위 클래스로 대체할 수 있어야한다는 원칙
특징	상속을 통한 재사용성 확보, 부모-자식 클래스 간 IS-A 관계 보장
예시	HashSet은 Set의 add 메소드 사용 가능

인터페이스 분리원칙​

구분	설명
개념도
개념	클라이언트는 자신이 사용하는 인터페이스만 의존해야하는 원칙
특징	클라이언트에 목적과 용도에 적합한 인터페이스 제공, 확장성 증가
예시	Pet 인터페이스 분리로 짖는 기능 구현

의존성역전원칙​

구분	설명
개념도
개념	고수준 클라이언트는 저수준 모듈의 구현에 의존하지 않고, 추상화된 인터페이스에 의존해야한다는 원칙
특징	변화하기 어려운 인터페이스에 의존, 결합도 완화
예시	특정 DB클래스가 아닌 Database 인터페이스 사용 연동

객체지향 설계시 고려사항​

• SonarLint 등 정적분석도구 활용 SOLID 원칙 준수 감사
• 예방비용을 높여 SW품질 향상 필요

멀티 GPU 개요​

• 딥러닝에서 대규모 신경망을 효율적으로 학습하기 위해 GPU 활용, 다수 GPU를 연결하기 위한 인터커넥트 기술 발전으로 멀티 GPU 필요성 증가

멀티 GPU 구성도, 핵심요소, 장점​

멀티 GPU 구성도​

• 여러 개의 GPU를 동시에 사용하여 대규모 신경망 학습 및 추론 훈련

멀티 GPU 핵심요소​

구분	역할	설명
SM (Streaming Multiprocessor)	연산 처리 유닛	GPU 내부에서 병렬 연산을 수행하는 핵심 유닛으로, 작업을 처리하고 메모리 관리 유닛으로 데이터를 전달
MMU (Memory Management Unit)	메모리 관리	GPU의 메모리 액세스를 관리하고 가상 메모리 주소를 물리 메모리 주소로 변환
NVLink NIC	데이터 전송 인터페이스	NVLink를 통해 GPU 간의 고속 데이터 전송을 담당
NVLink Network Switch	데이터 전송 경로 관리	여러 GPU 간 데이터 흐름을 관리하고, 최적의 전송 경로를 설정
TLB (Translation Lookaside Buffer)	주소 변환 캐싱	MMU에서 자주 사용하는 주소 변환 결과를 캐싱하여 속도 향상
HBM (High Bandwidth Memory)	고속 메모리	고속 메모리로 데이터 저장 및 접근을 지원, GPU 연산 속도 최적화

멀티 GPU 장점​

구분	장점	설명
성능향상	실시간 처리	멀티 GPU를 통해 연산 작업을 병렬로 처리하여 실시간 성능을 향상시킴
	대규모 처리	대규모 데이터 세트나 복잡한 모델을 빠르게 학습 및 추론 가능
자원최적화	메모리 용량	각 GPU의 메모리를 활용하여 단일 GPU의 메모리 제한을 극복
	모델 병렬화	모델을 여러 GPU로 분산하여 병렬 연산을 최적화
확장성	GPU 확장	추가 GPU를 연결하여 시스템의 연산 성능을 손쉽게 확장 가능
	데이터 추가	대규모 데이터 처리 시 여러 GPU를 활용하여 병렬 데이터 전처리 및 학습 가능

멀티 GPU 학습 환경 구축시 고려사항​

구분	고려사항	비고
물리적 인프라	HW구성	GPU 선택, 서버, CPU, 파워, 냉각시스템
	NW구성	내부연결, 서버 간 연결, 로드밸런싱, 스토리지 네트워크
논리적 시스템	SW환경	OS, 프레임워크, 분산훈련, 모니터링 도구
	성능최적화	GPU 메모리 관리, 연산정밀도, 배치 크기, 하이퍼파라미터 튜닝
	병렬처리 환경	데이터 병렬화, 파이프라인 병렬화, 모델 병렬화

• TIA-942 데이터센터 구축을 위한 표준 요구사항을 참조하여 비용효율성과 가용성 제고

스토리지 가상화 개념​

• 물리적으로 분리된 다수 스토리지를 논리적으로 통합하여 스토리지 자원의 가용성과 편리성을 향상시키는 기술
• 기존스토리지 낮은 활용도(48%) 극복, 벤더 종속적인 이기종 스토리지 호환성 문제, 유지보수 비용 절감

스토리지 가상화 유형​

구분	블록스토리지 가상화	파일스토리지 가상화	오브젝트스토리지 가상화
개념도
개념	물리적 스토리지를 블록 단위로 추상화하여 논리적 블록으로 제공	물리적 스토리지를 파일단위로 추상화하여 파일명, 경로 통해 공유	데이터를 개체 단위로 관리하여 데이터와 메타데이터를 함께 저장하고 논리적 통합하여 제공
주요환경	SAN	NAS/SAN	클라우드 스토리지, 대규모 비정형데이터 저장소
접근방식	OS가 논리적 블록주소 통해 접근	파일명, 경로	RESTful API, HTTP, HTTPS
프로토콜	iSCSI, FC	NFC, SMB, CIFS	S3API, HTTP, HTTPS
주요사례	DB, 고성능 어플리케이션, 가상머신디스크	파일공유, NW기반 데이터 접근	클라우드스토리지, 데이터분석, 비정형데이터 저장
특징	낮은 오버헤드, 빠른 데이터 전송, OS 무관	액세스제어 용이, 속성정보 관리 편이	오브젝트별 고유 ID, OS/FS 의존성 없음, 무한 확장성
대표기술	SANique, IBM SVC, 스토리지 어레이	NFS, GPFS, SNFS, GFS	S3, Cloud Storage, Blob Storage

스토리지 가상화 구축시 고려사항​

항목	고려사항	설명
호환성	지원 프로토콜 및 솔루션	DBMS, HA 솔루션, 백업 장치 지원 가능 FC 프로토콜, iSCSI 프로토콜, CIFS & NFS 지원
가용성/안정성	장애 대응 및 데이터 보호	Failover 기능 지원 및 데이터 유실 방지 바이러스 및 기타 공격 차단
기능성	서비스 연속성 및 확장성	무중단 서비스 및 스토리지 추가/제거 디스크 볼륨 할당 및 확장 작업 가능
구축용이성	시스템 다운타임 최소화	기존 시스템과의 호환성 고려 다운타임 최소화 방안 제시

TIA-942 개념​

• 미 통신산업협회가 제정한 데이터센터 설계 및 운영에 필요한 최소 요건을 규정한 데이터 센터 인프라의 Defacto 표준
• 데이터센터 안정성, 신뢰성, 확장성, 보안지침 제공, 데이터센터 품질 평가기준

TIA-942 구성도, 품질등급​

TIA-942 구성도​

TIA-942 품질등급 개념도​

TIA-942 품질등급 상세설명​

구분	Tier1	Tier2	Tier3	Tier4
장애영향	비/계획된 액티비티에 대한 사이트 영향 높음	비/계획된 액티비티에 대한 사이트 영향 보통	계획된 액티비티에 대한 컴퓨팅 HW 운영지장 없음	계획된 액티비티에 대한 임계부하 없음
			비계획 작업은 영향	비계획 액티비티 임계부하 적어도 1번 방어
전력/냉방시설 이중화	필요시	N+1	N+1, 동시 활성화	2(N+1), 무정지상태
백본/라우터 이중화	없음	없음	필요	필요
적용기간	3개월	~6개월	15~20개월	15~20개월
MTTR	28.8h	22.0h	1.6h	0.4h
보안시설	일반 잠금장치	카드인식	생체인식	생체인식

PIM 개념​

• 메모리 내부 연산 기능을 추가하여, 데이터 이동 없이 메모리 자체 연산 수행으로 성능 개선 및 에너지 효율을 높이는 메모리 반도체
• 폰 논이만 구조 한계 극복, 추론 AI 패러다임, 데이터 병목 최소화, 저전력 설계

PIM 개념도, PNM과의 비교, 적용방안​

PIM 개념도​

PIM, PNM 비교​

구분	PIM	PNM
연산기 위치	DRAM 칩 내부	DRAM 근처 별도 칩
전송지연	없음	일부 있음
장점	데이터 이동 제거	범용성 확보
	병렬처리 극대화	전력효율성
단점	범용성 낮음	상대적 낮은 성능
분야	추론 AI 등	고성능컴퓨팅, 데이터센터

PIM 적용방안​

구분	내용	비고
AI 가속기	AI 작업의 대규모 병렬 처리시 활용	음성인식, 이미지 처리
빅데이터 분석	대량 데이터 실시간 처리 최적화	SEM(동시실행모드), EPM(독점실행모드) 등
고성능 컴퓨팅	GPU와 협업하여 워크로드 분산	MAC 연산 수행

칩렛 개념​

• 여러 개의 작은 칩(다이)을 모듈화하여 하나의 패키지 안에서 상호연결하는 기술
• 무어의 법칙 한계, 단일 SoC를 나누고 조합하여 유연한 아키텍처 제공, 설계/생산비용 절감

칩렛 개념도, 구현 방법, 장점​

칩렛 개념도​

• 다이 슬롯 모듈화로 다양항 기능을 가진 이기종 칩을 결합하여 사용 가능

칩렛 구현 방법​

구분	와이어본딩	플립칩 본딩	TSV
개념도
개념	칩과 기판 또는 칩 간 연결을 금속 와이어를 통해 구현하는 전통적인 본딩 방식	칩과 기판을 플립(뒤집어) 배치한 후, 범프(땜납)로 연결하는 본딩 방식	실리콘 웨이퍼에 수직으로 뚫린 구멍(비아)를 통해 칩 내부 및 칩 간 전기 신호를 연결하는 3D 본딩 방식
특징	전기적 신호 전달거리 짧음	작은 전기저항, 빠른 속도	칩 간 인터커넥션 길이 감소, 빠른 신호전달
	전기적 특성 우수	작은 폼팩터 구현 가능	고용량, 저전력

칩렛 장점​

구분	측면	장점
기술적	품질측면	칩 분할 생산 통한 수율향상
	제조측면	바른 설계와 제작 가능
	결합측면	상이한 이종칩 결합 가능
산업적	비용측면	제작 및 설계 비용 감소
	개발측면	핵심 기술 개발 효율
	시장측면	웨이퍼 칩 설계, 제작 진입장벽 낮춤

SoC, SiP, Chiplet 비교​

구분	SoC	SiP	Chiplet
구조	단일 칩 내 모든 기능 통합	여러 다이를 하나의 패키지로 통합	개별/기능별 모듈형 칩 통합
유연성	낮음	중간	높음
성능최적화	제한적	제한적	각 기능별 최적화 가능
비용효율성	낮음	중간	높음
개발기간	김	중간	짧음

캐시 개념​

• CPU와 주기억장치 간의 속도차를 완화시켜 프로세서 대기시간을 최소화를 위한 고속 메모리
• 캐시 용량이 메인 메모리보다 작아 일부분만 적재되므로 최고의 적중률을 내기 위해 매핑 기법 필요

캐시메모리 매핑 방식​

구분	직접 사상	연관 사상	집합 연관 사상
개념도
개념	메모리 블록이 캐시의 특정 라인으로만 로딩 가능	메모리 블록이 임의의 라인으로 로딩 가능	메모리 블록이 특정 집합의 모든 라인에 로딩 가능
장점	회로 구현 간단, 처리 속도 향상	캐시 적중률 향상	캐시:메모리 = N:1로 효율적
단점	캐시 실패율 높음	회로 복잡, 처리 속도 느림	회로 복잡
구조	지정된 특정 라인으로 로딩 가능	임의의 라인으로 로딩 가능	특정 집합의 모든 라인에 로딩 가능

캐시 쓰기 정책​

구분	Write-Through	Write-Back
개념도
개념	모든 쓰기 동작들이 캐시와 주기억장치에 동시에 수행되는 방식	캐시에서 데이터 변경 후 주기억장치에는 나중에 블록을 복사하여 갱신하는 방식
특징	단순, 일관성 보장	쓰기동작 최소화, 짧은 쓰기 시간
	긴 쓰기 시간, 많은 트래픽	일관성 유지 어려움, 블록 교체시 상태 확인 필요
일관성 문제

캐시 일관성 유지 기법​

구분	기법	설명
SW 기법	공유 캐시 사용	모든 프로세서가 하나의 공유 캐시를 사용
		항상 캐시 일관성이 유지
		프로세서 간 캐시 액세스 충돌로 성능 저하 초래
	공유 변수 캐시 미사용	공유변수를 캐시에 저장하지 않는 기법
		캐시 저장 불가능 데이터: Lock 변수, 프로세스 큐와 같은 공유 데이터 구조, 입출력 영역에 의해 보호되는 데이터
		캐시 적중률 저하 및 I/O 성능 저하 초래
HW 기법	디렉토리 프로토콜	캐시의 정보 상태(캐시 블록 공유상태, 노드 등)을 주기억장치 디렉토리에 저장하여 일관성을 보장하는 방법
		Full Map 디렉토리: 디렉토리에 모든 캐시의 포인터와 데이터 저장
		Limited 디렉토리: Full Map 디렉토리의 기억장소 부담 감소
		Chained 디렉토리: 캐시 포인터를 linked list로 연결, 기억장소 부담 감소
		Passive한 방법이며 다중서버 복잡한 시스템에 적합
	스누피 프로토콜	멀티 프로세서 내의 모든 캐시 제어기에 캐시 일관성 유지를 위한 정보를 브로드캐스트하는 기법
		스누피 제어기: 다른 프로세서에 의한 메모리 액세스 감지 후 상태 조절
		쓰기 갱신(Write Update): Write 발생 시 모든 캐시에 갱신된 정보 전송
		쓰기 무효(Write Invalidate): Write 발생 시 Invalid 메시지로 브로드캐스팅
		MESI 프로토콜: Modified(수정), Exclusive(배타), Shared(2개 이상의 캐시에 공유), Invalid(무효, 다른 캐시가 수정) 4가지 상태로 데이터 유효성 여부 판단
		Active한 방법, 소규모 시스템, 높은 버스 대역폭
프로토콜	기타 프로토콜	MEI, MSI, MOESI, MESIF 프로토콜
		O(Owned): 변경 상태의 캐시 블록을 다른 곳에서 읽은 경우
		F(Forwarding): 여러 프로세서가 공유한 캐시 블록 접근 시

제어장치 개념​

• 프로그램 명령어를 해석하고, 레지스터에 명령실행 제어 신호를 발생시키는 CPU 구성요소
• 명령어 해독, 제어신호 생성, 제어신호 인가 기능 수행

Micro-programmed 구현방법 개념 및 구성요소​

Micro-programmed 개념​

Micro-programmed 구성요소​

구성요소	역할	설명
IR (Instruction Register)	명령어 저장	현재 실행 중인 명령어를 저장하고 제어 메모리 주소를 생성하는 데 사용
Address Generator	마이크로 명령 주소 생성	현재 명령어와 상태를 기반으로 제어 메모리의 다음 주소를 생성
CAR (Control Address Register)	제어 메모리 주소 저장	제어 메모리에서 접근할 주소를 저장
Control Memory (ROM)	마이크로코드 저장	제어 신호 생성을 위한 마이크로 명령어들을 저장
CDR (Control Data Register)	제어 데이터 저장	제어 메모리에서 읽어온 마이크로 명령어를 저장
Control Signals	제어 신호	마이크로 명령어에 따라 생성된 최종 제어 신호

Hard-wired 구현방법 개념 및 구성요소​

Hard-wired 개념​

Hard-wired 구성요소​

구성요소	역할	설명
IR (Instruction Register)	명령어 저장	현재 실행 중인 명령어를 저장하고 디코더에 전달
Instruction Decoder	명령어 해독	IR에서 전달받은 명령어를 해독하여 제어 신호 생성을 준비
Control Step Counter	클록 기반 스텝 제어	클록 신호를 기반으로 명령 실행 단계를 순차적으로 관리
Control Signal Generator	제어 신호 생성	디코더와 스텝 카운터의 정보를 기반으로 제어 신호를 생성
Flags	상태 플래그	연산 결과나 상태 정보를 저장하고 제어 신호 생성에 활용

Micro-programmed, Hard-wired 비교​

구분	Micro-programmed	Hard-wired
개념	제어 메모리에 저장된 마이크로코드를 사용하여 제어 신호를 생성하는 방식	고정된 논리 회로를 사용하여 제어 신호를 생성하는 방식
속도	느림, SW 처리	빠름, HW 회로
비용	저가	고가
전력소비	많음	적음
적용방식	CISC	RISC
오류발생률	디버깅 용이, 수정 가능	설계 오류 시 수정 어려움

인터럽트의 개요​

인터럽트 개념​

• 컴퓨터 시스템 외부, 내부, SW적 원인으로 CPU에서 처리하던 프로그램을 중단하고 해당 동작을 처리할 수 있도록 보내는 제어신호
• 인터럽트는 SW/HW 방식으로 우선순위 판별을 통해 인터럽트 서비스 루틴 수행

인터럽트 유형​

구분	방법	설명
SW	Polling 방식	프로그램을 통해 장치 Flag에 의한 우선순위 검사 방식
HW	Daisy-Chain 방식	우선순위 높은 장치를 물리적으로 상위에 배치하는 방식
	Vector Interrupt 방식	고유한 번호를 부여하고 해당 번호에 대응하는 ISR 방식

폴링​

폴링 개념​

• SW적으로 CPU가 외부 장치의 상태를 지속적으로 검사하여 인터럽트 요청여부를 확인하는 방식

폴링 동작방식​

구분	동작 방식	설명
초기화 및 확인	초기화	CPU는 외부 장치와의 통신을 위한 인터럽트 관련 레지스터 및 플래그를 초기화
	장치 확인, 상태 확인	CPU는 특정 외부 장치(예: 입출력 장치, 타이머 등)의 상태를 주기적으로 확인하기 위해 루프를 실행하며, 루프 내에서 특정 장치에 대한 상태를 확인
	인터럽트 여부 판단	CPU는 장치의 상태를 확인한 후 인터럽트가 발생했는지 여부를 판단하며, 특정 플래그나 레지스터의 값을 확인하여 인터럽트 여부를 판단
처리	인터럽트 처리	인터럽트가 발생한 경우, CPU는 해당 인터럽트에 대한 처리를 위해 인터럽트 서비스 루틴을 실행
	루프 반복	처리가 완료되면 CPU는 다시 루프를 시작하여 다음 인터럽트가 발생했는지를 확인하고 처리

데이지 체인​

데이지 체인 개념​

• CPU와 가까운 장치가 우선순위가 높게 처리되고, 하나의 인터럽트가 다음 인터럽트를 호출하는 직렬 연계 방식

데이지 체인 동작방식​

구분	동작 방식	설명
발생 및 우선순위 전달	인터럽트 발생 및 신호 전달	외부 장치에서 인터럽트가 발생하고, 인터럽트 신호가 체인의 시작점에 있는 인터럽트 컨트롤러에게 전달
	우선순위 확인 및 결정	체인 내의 각 인터럽트 컨트롤러는 자신의 우선순위를 확인하고, 처리할 인터럽트를 결정
처리 및 전달	인터럽트 처리	우선순위가 가장 높은 인터럽트 컨트롤러는 해당 인터럽트를 처리하고, 서비스 루틴을 실행
	인터럽트 전달	처리가 완료된 인터럽트는 다음 인터럽트 컨트롤러로 전달되며, 다음 우선순위가 높은 인터럽트를 처리
완료 및 대기	인터럽트 처리 반복	처리가 완료되면 다음 인터럽트 컨트롤러로 넘어가며, 이 과정을 반복
	우선순위 갱신 및 대기	모든 인터럽트가 처리되면 인터럽트 컨트롤러들은 우선순위를 다시 확인하고 새로운 인터럽트를 대기

벡터 인터럽트​

벡터 인터럽트 개념​

• 각 인터럽트를 참조하는 인터럽트 벡터 테이블을 관리, 고유 벡터 주소로 서브루틴을 실행하는 방식

벡터 인터럽트 동작방식​

구분	동작 방식	설명
인터럽트 발생 및 동작	인터럽트 발생	외부 장치에서 인터럽트가 발생
	인터럽트 컨트롤러 동작	인터럽트 컨트롤러는 발생한 인터럽트를 CPU에 알리고 해당 인터럽트의 번호(인터럽트 벡터)를 제공
확인 및 처리	인터럽트 벡터 확인	CPU는 인터럽트 컨트롤러로부터 받은 인터럽트 벡터를 이용하여 인터럽트 서비스 루틴의 주소를 확인
	인터럽트 서비스 루틴 실행	CPU는 찾아낸 인터럽트 서비스 루틴의 주소로 점프하여 해당 인터럽트를 처리
	인터럽트 서비스 루틴 종료	인터럽트 서비스 루틴의 실행이 완료되었음을 CPU가 인식
복귀	프로그램 복귀	인터럽트 서비스 루틴 실행 후, CPU는 원래의 프로그램 또는 작업으로 돌아가 수행을 계속 진행

인터럽트 유형 비교​

구분	폴링	데이지체인	벡터인터럽트
개념	CPU가 주기적으로 장치 상태를 확인하여 인터럽트를 처리하는 방식	인터럽트 신호가 장치 간 체인을 따라 전달되며, 우선순위가 높은 장치가 처리되는 방식	각 장치가 고유의 인터럽트 벡터를 가지며, 벡터를 통해 해당 장치를 즉시 처리하는 방식
방식	SW	HW	HW
속도	느림	중간, 체인 길이에 따른 지연	빠름, 벡터 주소로 즉시 처리
장점	구현 간단, 추가 HW 불필요	단일 인터럽트 라인으로 여러 장치 처리 가능	빠른 속도, 유연한 우선순위
	단순한 시스템에 효율적	우선순위 제어 용이	복잡한 시스템에서 효율적
단점	CPU 자원 소모, 성능 저하	체인 길이가 길어질 시 병목 발생	구현 복잡, 추가 HW 비용
	느린 반응 속도	장치 추가 시 체인 구조 변경 필요	벡터 테이블 구성/관리 비용

IEC 62443 개념​

• 산업제어시스템(IACS) 보안관리 요구사항과 보안기술, 제품의 개발 요구사항 및 구성요소에 대한 기술적 보안 요구사항 등이 정의되어 있는 산업제어시스템 보안 국제 표준
• 스마트팩토리, 에너지 관리, 공공 인프라의 실시간 데이터 처리와 안정적 운영, 제어시스템 보안을 위해 필요

IEC 62443 구성도, 구성요소, 보안안정성기준​

IEC 62443 구성도​

IEC 62443 구성요소​

구분	항목	내용
General (Part 1)	용어 정의, 개념, 모델	7가지 FR(Foundational Requirements) 정의: 식별 및 인증(FR1), 사용자 제어(FR2), 시스템 무결성(FR3), 데이터 기밀성(FR4), 제한된 데이터 흐름(FR5), 이벤트 대응(FR6), 자원 가용성(FR7)
	용어 및 약어 사전	IACS 보안에서 사용하는 용어와 약어의 정의 제공, 마스터 용어집 작성
	시스템 보안 적합성 측정	IACS의 보안 적합성을 측정할 수 있는 기준과 메트릭 정의
Policies & Procedures (Part 2)	보안 프로그램 수립	사이버 보안 관리 시스템 구축을 위한 정책, 운영 절차 정의
	보안 관리 가이드	보안 관리 시스템의 설계, 구현, 운영, 유지보수 가이드를 제공
	환경 패치 관리	IT 환경과 다른 IACS 보안 패치 관리 요건 기술
System (Part 3)	보안 기술 및 시스템 설계	IACS 설계 및 유지보수 시 필요한 보안 기술과 요구사항 정의
	네트워크 및 데이터 보안	IACS 네트워크 및 데이터 흐름의 보안 목표와 구현 방식 정의
	위험 관리 및 요구 사항	시스템 운영 중 발생할 수 있는 위험 요소를 식별하고, 이에 대응하기 위한 요구 사항 정의
Component (Part 4)	제품 보안 개발 요구 사항	보안개발생명주기(SDLC) 요구 사항 및 제품 설계에 따른 보안 기술 정의
	IACS 컴포넌트 요구 사항	7가지 FR에 기반하여 각 컴포넌트의 구체적인 보안 요구 사항 제시

IEC 62443 보안안정성기준​

레벨	설명	비고
SL 1	무의도적 위협에 대한 보호	인적 오류로 인한 시스템 오작동 방지
SL 2	의도적이지만 단순한 위협에 대한 보호	저숙련 해커의 단순 공격 방지
SL 3	의도적이고 복잡한 위협에 대한 보호	숙련된 해커의 정교한 공격 방지
SL 4	고도의 의도적이고 복잡한 위협에 대한 보호	자원이 풍부한 공격자의 지속적이고 정교한 공격 방지